Dell Intel PRO Family of Adapters - Manual (Página 54)

Con el uso de opciones de ajuste del rendimiento, la asociación de las colas FCoE para el segundo puerto puede con-
ducirse a un conjunto distinto no competitivo de núcleos de CPU. Los siguientes ajustes conducirían al software a uti-
lizar las CPU del otro zócalo de procesador:
l Número de nodos NUMA FCoE = 1: Asignar colas a núcleos de un solo nodo NUMA (o zócalo de procesador).
l Nodo NUMA FCoE inicial = 1: Uso de núcleos de CPU del segundo nodo NUMA (o zócalo de procesador) del
sistema.
l Desplazamiento de núcleo FCoE inicial = 0: El software se iniciará en el primer núcleo de CPU del nodo
NUMA (o zócalo de procesador).
Los siguientes ajustes conducirían al software a utilizar un conjunto distinto de CPU en el mismo zócalo de pro-
cesador. Aquí se presupone un procesador que admite 16 núcleos sin Hyper-Threading.
l Número de nodos NUMA FCoE = 1
l Nodo NUMA FCoE inicial = 0
l Desplazamiento de núcleo FCoE inicial = 8
Ejemplo 2: Uso de uno o más puertos con colas asignadas en varios nodos NUMA. En este caso, para cada puerto
NIC, el Número de nodos NUMA FCoE se ajusta a ese número de nodos NUMA. De forma predeterminada, las colas
se asignarán equitativamente desde cada nodo NUMA:
l Número de nodos NUMA FCoE = 2
l Nodo NUMA FCoE inicial = 0
l Desplazamiento de núcleo FCoE inicial = 0
Ejemplo 3: En la pantalla se muestra que el ajuste de Nodo NUMA de puerto FCoE es 2 para un puerto de adaptador
dado. Se trata de una indicación de solo lectura del software que señala que el nodo NUMA óptimo más cercano al
dispositivo PCI es el tercer nodo NUMA lógico del sistema. Por defecto SW que ha asignado las colas de puerto a
nodo 0 de NUMA. Los siguientes ajustes dirigen SW a utilizar las CPU del zócalo del procesador óptimo:
l Número de nodos NUMA FCoE = 1
l Nodo NUMA FCoE inicial = 2
l Desplazamiento de núcleo FCoE inicial = 0
Este ejemplo resalta el hecho de que las arquitecturas de plataforma pueden variar según el número de buses PCI y
el lugar al que se conectan. En las figuras siguientes se muestran dos arquitecturas de plataforma simplificadas. La pri-
mera es la antigua arquitectura común de tipo FSB, en que varias CPU comparten el acceso a un solo MCH y/o ESB
que proporciona conectividad para los buses PCI y la memoria. La segunda es una arquitectura más reciente en que
varios procesadores de CPU están interconectados mediante QPI y cada procesador admite directamente la conec-
tividad MCH y PCI integrada.
Hay una ventaja clara para mantener la asignación de objetos de puerto (como las colas) lo más cerca posible del
nodo NUMA o del conjunto de CPU donde sería más probable el acceso. Si las colas del puerto utilizan las CPU y la
memoria de un zócalo mientras el dispositivo PCI se encuentra en otro zócalo, puede producirse el resultado no
deseado de que se consuma el ancho de banda del bus de procesador a procesador QPI. Es importante entender la
arquitectura de la plataforma al utilizar estas opciones de rendimiento.
Arquitectura de memoria/PCI de raíz única compartida