Arquitectura del subsistema de memoria – HP Servidor HP ProLiant DL580 G7 Manual del usuario

Página 50

Advertising
background image

Ocupe las ranuras de los cartuchos de memoria de un procesador únicamente si se ha
instalado el procesador correspondiente:

El procesador 1 se conecta al cartucho de memoria en las ranuras 1 y 2.

El procesador 2 se conecta al cartucho de memoria en las ranuras 3 y 4.

El procesador 3 se conecta al cartucho de memoria en las ranuras 5 y 6.

El procesador 4 se conecta al cartucho de memoria en las ranuras 7 y 8.

El sistema únicamente podrá acceder a la memoria si se instala el procesador asociado. No
instale cartuchos de memoria en ranuras de cartucho sin tener instalado el procesador
correspondiente.

La ocupación de cartucho de memoria mínimo es de uno por procesador. Para un mejor
rendimiento, recomendamos dos cartuchos de memoria por procesador.

Debido a latencias superiores de acceso a la memoria, HP no recomienda la instalación de un
procesador sin los cartuchos de memoria correspondientes.

Para maximizar el rendimiento de las configuraciones de multiprocesador, distribuya la
capacidad total de memoria de modo uniforme en todos los procesadores.

Arquitectura del subsistema de memoria

La arquitectura de la memoria del procesador Intel® Xeon® E7 y 7500 ha sido diseñada para
aprovechar las múltiples etapas del entrelazado de memorias para reducir la latencia y aumentar el
ancho de banda.

Cada procesador Intel Xeon E7 y 7500 contiene dos controladores de memoria como muestra la
ilustración siguiente. Cada controlador de memoria tiene dos buses SMI que funcionan en modo de
sincronía. Cada bus SMI se conecta a un búfer de memoria. El búfer convierte el SMI en DDR3 y
expande la capacidad de memoria del sistema. Cada búfer tiene dos canales DDR3 y admite hasta
cuatro DIMM de un total de ocho DIMM por cartucho.

El número de DIMM o de rangos no afecta a la velocidad de la memoria. Todos los DIMM
funcionan a la velocidad más alta posible para ese procesador.

La velocidad de memoria DDR3 es una función de la velocidad de bus QPI admitida por el
procesador:

Los procesadores con velocidad QPI de 6,4 GT/S ejecutan la memoria a 1066 MT/s.

Los procesadores con velocidad QPI de 5,6 GT/S ejecutan la memoria a 978 MT/s.

Los procesadores con velocidad QPI de 4,8 GT/S ejecutan la memoria a 800 MT/s.

ESES

Opciones de memoria

43

Advertising