Clase compacta lsw b, Módulo ez-zone, Rma de watlow – Watlow EZ-ZONE RMA Modul Manual del usuario
Página 73: Capítulo 8 apéndice
Módulo EZ-ZONE
®
RMA de Watlow
•
70
•
Capítulo 8 Apéndice
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
reserva
Despejar
límite
Despejar
error
enganchado
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
reserva
Despejar
límite
reserva
Despejar
límite
reserva
Despejar
límite
reserva
Despejar
límite
reserva
Despejar
límite
reserva
Despejar
límite
reserva
Despejar
límite
reserva
Despejar
límite
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
Despejar
alarma
Silenciar
alarma
Despejar
alarma
Silenciar
alarma
Despejar
alarma
Silenciar
alarma
Despejar
alarma
Silenciar
alarma
Despejar
alarma
Silenciar
alarma
Despejar
alarma
Silenciar
alarma
Despejar
alarma
Silenciar
alarma
Despejar
alarma
Silenciar
alarma
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
Silenciar
alarma
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
Bits 0 a 12, 13 bits con signo, enteros (-4096 a 4095)
Bits 0 a 12, 13 bits con signo, enteros (-4096 a 4095)
Bit 13, Despejar error de entrada enganchado (0 = Ignorar, 1 = Despejar)
Bit 14, Despejar error enganchado (0 = Ignorar, 1 = Despejar)
Bits 0 a 15, 16 bits con signo y precisión implícita de décimas (-3276,8 a 3276,7)
Bits 0 a 15, 16 bits sin signo, enteros (0 a 6553,5)
Bits 0, 2, 4, 6, 8, 10, 12, y 14, Despejar límite para instancia i a instancia i + 15 respectivamente
(0 = Ignorar, 1 = Despejar)
Bits 0, 2, 4, 6, 8, 10, 12, y 14, Silenciar alarma para instancia i a instancia i + 15 respectivamente
(0 = Ignorar, 1 = Despejar)
Bits 1, 3, 5, 7, 9, 11, 13, y 15, Despejar alarma para instancia i a instancia i + 15 respectivamente
(0 = Ignorar, 1 = Silenciar)
Bits 0 a 15 y 16 a 31, 16 bits con signo y precisión implícita de décimas (-3276,8 a 3276,7)
Estado digital
Bits 0 a 14, 15 bits con signo y precisión implícita de décimas (-1638,4 a 1638,3)
Bits 0 a 15, 16 bits con signo y precisión implícita de décimas (-3276,8 a 3276,7)
Tiempo integral (instancia i)
Tiempo derivativo (instancia i)
Valor analógico
Punto establecido de lazo cerrado (instancia i)
Estado digital
Estado digital
Estado digital
Estado digital
Estado digital
Estado digital
Estado digital
Punto establecido inferior de alarma (instancia i)
Bits 0 a 15, 16 bits sin signo, enteros (0 a 6553,5)
Punto establecido inferior de límite (instancia i)
reserva
Punto establecido superior de límite (instancia i)
Bit 15, Silenciar alarma (0 = Ignorar, 1 = Silenciar)
Bits 0 a 15, este miembro tiene pares de bits que representan el estado digital de hasta 18 variables
instancia i a instancia i + 15 respectivamente (00 = Desactivada, 01 = Activada)
Clase compacta LSW B