HP Blade de servidor HP ProLiant BL680c G7 - Manual (Página 56)

Arquitectura del subsistema de memoria
Las arquitecturas de memoria de los procesadores Intel® Xeon® de la familia E7 y de la serie 7500
están diseñadas para aprovechar las múltiples etapas del entrelazado de memoria para reducir la
latencia y aumentar el ancho de banda.
Cada procesador Intel® Xeon® de la familia E7 y de la serie 7500 contiene dos controladores de
memoria como muestra la ilustración siguiente. Cada controlador de memoria tiene dos buses SMI que
funcionan en modo de sincronía. Cada bus SMI se conecta a un SMB o búfer, tal y como muestra la
ilustración siguiente. El búfer convierte el SMI en DDR3 y expande la capacidad de memoria del
sistema. Cada búfer tiene dos canales DDR3 y admite hasta cuatro módulos DIMM para obtener un
total de 16 DIMM por procesador o 64 DIMM para un blade de servidor HP ProLiant BL680c G7 con
cuatro procesadores instalados.
Ni el número de DIMM o de rangos, ni la tensión afecta a la velocidad de la memoria. Todos los DIMM
funcionan a la velocidad más alta posible para ese procesador.
La velocidad de memoria DDR3 es una función de la velocidad de bus QPI admitida por el procesador:
● Los procesadores con velocidad QPI de 6,4 GT/S ejecutan la memoria a 1066 MT/s.
● Los procesadores con velocidad QPI de 5,6 GT/S ejecutan la memoria a 978 MT/s.
● Los procesadores con velocidad QPI de 4,8 GT/S ejecutan la memoria a 800 MT/s.
Las líneas de caché sucesivas se entrelazan entre los DIMM y los canales SMI de sincronía de los dos
controladores de memoria del procesador de modo que las líneas de caché adyacentes se encuentran
en controladores de memoria, SMI, DIMM y rangos DIMM diferentes, para obtener un mejor
rendimiento. Para aprovechar esta función, los DIMM deberán estar ocupados de modo uniforme entre
todos los canales SMI. Si un par de canales SMI tiene más DIMM que los demás, la memoria extra de
ese par de canales SMI no se beneficia del mecanismo de entrelazado a través de los controladores
de memoria.
Arquitectura de memoria para los procesadores 1 y 3
Canal Ranura Número de ranura
1 A
E
4
3
2 C
G
2
1
3 A
E
5
6
4 C
G
7
8
5 B
F
12
11
6 D
H
10
9
ESES Componente opcional de memoria 49