Dell PowerEdge C5230 - Manual (Página 63)

Uso del programa de configuración del sistema
63
termina de registrar el error en la BMC, defenderá al NMI si es necesario.
Errores de PCI Express*
El hardware está programado para generar un SMI en errores de PCIe
corregibles, no corregibles, no graves y no graves incorregibles. Los errores de
PCIe corregibles se notifican a la BMC como errores de bus PCIe corregibles.
Los errores de PCIe no graves y graves se notifican a la BMC como errores de
bus de PCIe incorregibles. El registro de eventos del sistema para estos errores
incluye la ubicación del dispositivo que notifica el error, que incluye el
número de enlace PCIe, el número de bus PCI, el número de dispositivo PCI
y el número de función PCI. Se genera una NMI para errores PCIe
incorregibles después de que se hayan registrado.
Error del bus del procesador
El BIOS activa las capacidades de detección y corrección de errores de los
procesadores, mediante la configuración adecuada de bits en el registro
específico del modelo de procesador (MSR) y los bits adecuados dentro del
conjunto de chips.
En el caso de errores irrecuperables en el bus del procesador del host, no
puede garantizarse la ejecución adecuada del controlador de errores
asincrónico (normalmente el SMI) y no se puede confiar en el controlador
para registrar dichas condiciones. El controlador registra el error al registro de
eventos del sistema solo si en el sistema no se ha producido un error
catastrófico que comprometa la integridad del controlador.
Error del bus de memoria
El hardware está programado para generar un SMI en errores de datos
corregibles en la matriz de la de memoria. El controlador registra el error y
la ubicación DIMM en el registro de eventos del sistema. Los errores
incorregible de la matriz de memoria se asignan a los SMI, ya que la BMC
no puede determinar la ubicación de la DIMM defectuosa. Los errores
incorregibles pueden haber dañado el contenido de la SMRAM.
El controlador de SMI registrará el número de DIMM con errores en la BMC
si el contenido de la SMRAM todavía es válido. Es posible que la capacidad
para aislar el error en un único DIMM esté disponible en determinados
errores y/o durante la primera POST.